致电子产业中静电危害越发突出的原因，提出并详细论述了建立有效的静电控制程序应该遵循的四项原则。关键词ESD控制EPA 设计 消除 泄放 中和 检测 静电是我们身边的不速之客，静电放电(ESD, electrostatic discharge)已经成为电子工业的隐形杀手。一方面随着纳米技术的日益发展，集成电路的集成密度越来越高，相应的耐静电击穿电压(Vesd)也越来越低，另一方面，一些表面电阻率很高的高分子材料如塑料、橡胶制品的广泛应用以及现代生产过程的高速化,使静电能积累到很高的程度,具备了可怕的破坏性,仅美国电子工业每年因ESD造成的损失就达几百亿美元。ESD是电子工业中普遍存在的＂硬病毒＂，在某个内外因条件具备的时刻便会发作，针对这把高悬的达摩克利斯之剑，可以遵循以下四项原则，建立起有效的静电控制程序。 把静电控制体现到设计中 要做到更为有效的ESD控制，首先在器件和产品的设计中，应充分体现静电防护的思想，在器件内部设置静电防护元件(ESDProtection Device)，尽量使用对静电不敏感的器件以及对所使用的静电放电敏感(ESDS,ESD-sensitive)器件提供适当的输入保护，使其更合理地避免ESD的伤害。 MOS工艺是集成电路制造的主导技术,以金属－氧化物－半导体场效应管为基本构造元件。由于MOS器件中场效应管的栅、源极之间是一层亚微米级的绝缘栅氧化层，故其输入阻抗通常大于1000M，并且具有5pF左右的输入电容，极易受到静电的损害。因此，在MOS器件的输入级中均设置了电阻-二极管防护网络，串联电阻能够限制尖峰电流,二极管则能限制瞬间的尖峰电压。器件内常见的防护元件还有：电容、双极晶体管、可控硅整流器（SCR，见图1）等,ESD发生时，它们在受保护器件之前迅速作出反应，将ESD的能量吸收、释放，使被保护器件所受冲击大为降低。正常情况下，防护元件在其一次崩溃(FirstBreakdown)区内工作，不会受到ESD损伤，一旦外加电压或电流过量(Overstress)，进入二次崩溃(SecondaryBreakdown)区的防护元件将受到不可逆转的损害，失去对器件的保护作用。 目前许多厂家已经研制出具有内部保护电路的器件，一系列相应的测试标准也已颁布执行，如MAXIM公司研制的模拟开关MAX4551,具有15kV的ESD保护功能，它们必须在正常工作、停机模式和断电状态下,依据IEC1340-3-1人体模型（见图2）、IEC1000-4-2空气间隙放电、IEC1000-4-4快速瞬变(FTB)放电等标准，接受多项模拟ESD测试，确保符合IEC1000－4－2 Level 4 的要求。 整机产品设计时，可在ESDS器件*易受损的管脚处（例如Vcc和I/O管脚），根据被保护电路的电特性、可用的电路板空间决定加入抑制电路或隔离电路。以应用很广的瞬态电压抑制器（TVS）为例，当受到外界瞬态高能量冲击时，TVS以皮秒级的速度，将其瞬态电压保护二极管两极间的高阻抗变成低阻抗，吸收高达数千瓦的浪涌功率，使两极间的电压箝位于一个预定值，被保护器件可免受ESD的损伤。TVS具有响应时间快、瞬态功率大、漏电流低（＜1A）、箝位电压易控制、体积小等优点，可有效地抑制共模、差模干扰，是电子设备ESD保护的优选器件。 此外,生产环境的防静电设计也是ESD控制的关键所在,设计的依据是电子器件绝缘膜耐静电击穿电压(Vesd)、整机中敏感器件的Vesd以及生产设备的耐静电性能。制造商必须定义和坚持一个特殊的ESD控制级别，该级别由生产过程中*为敏感的元件所决定，生产环境必须保障该级别的**性。当不知道*敏感元件的级别时，制造商应该执行EIA-625标准，它将ESD保护的工作区域定义为"**区"，不包含可能产生高于200V的放电源。国际上已有多篇论文提出以二次崩溃电流做为静电敏感级别的判定依据，能够**测量二次崩溃电流的传输线触波发生器(TLPG)也已成为ESD防护研发中的重要工具。 坚持预防为主，消除产生静电的过程 显然，设计不是完整的答案。逃避ESDS元件和产品是不现实的，但是在生产和储运过程中尽可能地减少产生静电的工序和材料，可以在很大程度上消除静电的产生与积累。 电子产品的生产，视静电如虎。由于静电破坏于无形，故消除ESD危害要以预防为主，防患于未然。作业区中必须设置静电保护区域(EPA,electrostatic protectedarea)，IEC1340-5-1（1995）《电子器件防护规范一般要求》中，对EPA给出了一个形象的配置实例图（见图3），该模型一直被众多的电子产品制造厂家所采用。它的核心是等电位搭接，即将图中标注的所有人员、材料、工作面连接在一起并电气连接到公共地，防止不同物体之间产生电位差，因为ESD不会发生在保持相同电势或零电势的材料之间，所以EPA环境中的ESDS器件或电路板，都可以免受ESD损害。