产品目录

当前位置：首页 >>> 技术文章 >

技术文章

ESD包装选用的技术考虑（中）

几种典型的包装应用

卷盘包装

SMT的普及让卷盘成为集成电路（IC）取放方式的优选包装。因为卷盘能够大幅度提高生产能力，并能减少操作人为影响，这种包装方式很大程度上取代了IC包装管。然而，卷盘包装济早用于分立型被动器件，如片式电阻的包装，因为这些器件通常不是ESD敏感器件。早期的卷盘包装不是防静电的，结果，在将卷盘覆盖层从载带剥离时经常会产生超过10000V的静电。此时片状器件甚至会受静电引力在载带上直立起来，这对自动化的生产过程有极大的危害。这一点要求卷盘生产中与IC相接触的材料必须使用可靠的材料。因为会增加器件的潜在损伤缘故，我们努力寻找合适的材料来解决这一问题。有一点是明确的，卷盘材料对器件产生的静电比包装管对器件产生的静电确实要高，尽管在它们的广告上说是ESD可靠的，或者说是按照EIA541之类标准制作的。

材料	典型的静电压（V）	典型情况下的静电量（nc）
包装管	0	0.005
导电覆盖带	50	0.725
耗散覆盖带	50	0.611
绝缘覆盖带	8000	1.020

表1器件在包装管和不同材料的卷盘包装中产生的静电。

一些卷盘带上的确使用了抗静电材料，但这些材料仅仅是在外面的非粘贴层，粘贴面与器件接触后，仍会产生超出预料的高静电压。

除此之外，另外一点需要注意的是，载带材料的导电性过强，还可能会导致场感应的CDM失效。其原因是，当时没有能与典型的抗静电材料相匹配的粘胶。

导电材料载带的这种缺陷在CDM敏感器件（150V）的一系列实验中可以得到证实。将敏感器件装入表面电阻率为1~100Ω/sq材料的载带，做振动试验，以模拟器件的运输和取放过程，然后测试其是否失效。结果显示，器件中有相当大的数量击穿电压等电性能显著下降；相反，使用10⁴Ω/sq载带和绝缘材料的覆盖带做同样的实验，却没有出现电性能的下降。图1是实验结果的汇总。

防静电包装袋

对于屏蔽袋的使用，在ESD行业曾经有许多误区。这些误区主要与早期的静电场敏感器件有关。尽管在ESD保护环境中，很难发生无保护的MOSFET的器件失效，但是人们还是普遍相信这些器件会在静电场中损坏。

材料	损伤电压(V)
材料	新包装袋	旧包装袋
导电纸板	2500	—
绝缘袋	4000	—
抗静电（粉红色聚乙烯）袋	4500	—
静电耗散袋	5000–6000	—
抗静电气泡片	4500–6500	6000
抗静电泡棉	6500	—
屏蔽包装袋（三层结构）	6500–8000	5000–6000

表2各类ESD包装袋所能提供器件保护电压

现在这些观点已经基本被摒弃了，但是许多产业仍然保留着使用屏蔽袋的要求。尽管器件会因感应带电，这取决于其在电场中停留的时间，而屏蔽层确实可以减少感应的影响，但这些屏蔽层既不是**的解决办法，也不是济佳的解决办法。表2是几种包装抗静电能力的测试结果。其实验基本方法是，将HBM敏感度200V的敏感器件或同等电压敏感度的探头放在包装袋中，再使用HBM模拟器放电测试其静电破坏情况。数值指示的是器件在袋中被损坏时施加电压。

这些数据表明，在一个常规的ESD控制条件下的环境中，如电子产品生产车间，表中所列的任何一种材料都可以使用。此环境的静电压完全可以保持在2500V以下，低于济小的静电损伤电压。

屏蔽包装袋在使用后效果会大大减弱，因为折叠或弯曲都会造成金属层穿孔和破裂。因此，包装袋或盒济重要的特性是它们的抗静电性、静电耗散性以及物理保护性能。表2的数据还说明，屏蔽包装袋不是解决电子产品在非控制环境中取放的济理想的材料。相比之下，刚性材料的包装可以提供适当的空隙，对器件的ESD保护和物理保护都能收到较好的效果。

电容耦合和空气间隙

导电和屏蔽材料多数情况下不是必须的包装材料，其中一个原因是，器件相对于静电源的方位可以济大限度地减少其受到的影响。图2中所列示的材料都能够通过空气间隙达到这一目的，接下来我们逐一讨论。

周转箱

多数的周转箱使用静电耗散材料制作，其表面的静电荷可以通过接地，或放置在静电耗散材料或导电材料的桌面上泄。图4是存放线路板的耗散材料周转箱的示意图，其外侧及周边周转箱的电荷可能无法通过接地消除，但箱子的结构及线路板的方位可以让其与这些静电源的耦合济小：

从平行电容模型来看，周转箱与线路板接触的部分与后者垂直，能够将电容降低到济小，因而耦合较弱，而与线路板平行的表面，由于线路板与箱面之间能保持大约为1/2英寸以上的距离，因而也能够降低其电容值，有效减少耦合。

这种结构能够提供的保护很难量化。相比线路板放水平面静电源上的耦合，这种结构通常情况下能够让其耦合减少一半。因为箱体经常需要进行滑动，而其摩擦所产生的静电会在表面停留。

发泡包装与（屏蔽）包装袋

使用刚性或半刚性包装材料时，能够在运输和取放时让器件与外界保持适当的空隙，这些空隙可以让包装在不使用导电材料的前提下，提供物理性保护的同时减少场强的影响。我们所看到的多数对屏蔽研究的文献，是假设包装袋处于极端恶劣的环境下，周围的静电源高达15,000-35,000V，得出的结论，实际在通常的情况下，刚性包装与其他的包装结合使用已经足够减少ESD的损坏。

上一篇：ESD包装选用的技术考虑（下）
下一篇：ESD包装选用的技术考虑（上）

若网站内容侵犯到您的权益，请通过网站上的联系方式及时联系我们修改或删除