产品目录

当前位置：首页 >>> 技术文章 >

技术文章

大电流发生器功率管理

大电流发生器功率管理
可以研究芯片级的方法。**种是当电路不工作时大电流发生器，研究了电路级的功率管理方法后。用电源开关来关闭它关闭模式中，电路仅消耗泄漏功率，不消耗有功功率。可以运用反向栅极偏压进一步降低泄漏功耗。可把MOSFET用作连接到电源轨和接地轨的开关大电流发生器的严格检验，来关闭电源（图4实现关闭时，必须考虑电路如何苏醒，并且有时你必须保持设计方案的状态。此情形中，可使用保持双稳态多谐振荡器来存储状态。这些双稳态多谐振荡器在电路关闭状态中保持接通，这样它能在电路苏醒时恢复它状态。唤醒恢复时间方面会有很小的不利后果。
包括单元内部(内部功率)和驱动芯片节点及外部负载的功率(开关功率)动态功率 =CV2F其中，C为负载，V为电压摆幅，F为逻辑状态转换的频率。随着半导体器件结构日趋小型化，器件和互连电容降低大电流发生器，芯片获得了更高的性能和更低的功耗。而更大规模的设计以及更高的开关速率将会导致功率增加。静态功率(泄漏功率)指在晶体管不进行开关动作时消耗的功率。光功率的单位是dbm,光纤收发器或交换机的说明书中有它发光和接收光功率,通常发光小于0dbm,接收端能够接收的*小光功率称为灵敏度,能接收的*大光功率减去灵敏度的值的单位是dbdbm-dbm=db,称为动态范围,发光功率减去接收灵敏度是允许的光纤衰耗值.测试时实际的发光功率减去实际接收到光功率的值就是光纤衰耗(db.接收端接收到光功率*佳值是能接收的*大光功率-动态范围/2,但一般不会这样好.由于每种光收发器和光模块的动态范围不一样,所以光纤具体能够允许衰耗多少要看实际情形.一般来说允许的衰耗为15-30db左右。芯片的总功率等于动态功率加上静态功率。动态功率是指在开关逻辑状态转换过程中所消耗的功率。
但大部分泄漏功率来自晶体管关断时的亚阈值电流。由于亚阈值漏电流随着晶体管阈值电压(Vth降低而增大，静态功率＝VISTA T尽管在晶体管漏极和衬底之间的一些反向偏置二极管中存在着漏电流。从而带来了一定的麻烦大电流发生器。随着工艺技术向130nm及以下不断发展，泄漏功率可能会占到芯片总功率的50%见图1泄漏功率的增加，会使得芯片中与可靠性相关的故障(即使是待机状态下)呈指数增长。开关动作以翻转率(P衡量。翻转率是指在单位时间内，一个设计对象(如节点、引脚或端口)从逻辑0至逻辑1以及从逻辑1至逻辑0进行转换的次数。对于一个节点来说，如果它100n时间间隔内有50次从逻辑1至逻辑0转换，以及50次从逻辑0至逻辑1转换，则其翻转率为1表示每ns有1次动作转换大电流发生器。功率与转换率之间的关系可以理解为，状态改变的时间间隔内，为了完成内部电路的状态转换，就必须提供一定的能量，因此，每次转换都会消耗功率。
任何抽象层次上的功率估计才有意义。常见的错误是试图确定活动时，重要的只有在开关动作代表了芯片的实际工作状态的情况下。使用一个向量来仿真系统启动序列。此项活动极少能够代表真实的工作状况，因而会导致不准确的功率估计。采用RTL级仿真能够自动生成一个SA IFSwitchActivitiInterchangFormat文件，但是活动值只有在此向量现实时才是准确的目前的工具尚不能自动生成这样的向量大电流发生器，因为它需要对电路的实质有明确的理解。通过回顾标准可见，PoE链接容许受电设备（PD从供电设备（PSE吸取*多12.95W功率。PoE链接或端口受到PSE控制，PSE通过在上电前的检测和分类，可以识别 PD并监测该端口（ICUTILIM和断开）PSE承担了大部分PoE负担，必须检测PoE并无缝地断开电源，以避免损坏原有的设备。如果PSE不能充分地执行分类、供电和监测等功能，那么，就可能出现间歇性故障并造成供电不稳定。PSE不能控制一切；当它提供电源的时候大电流发生器详细叙述，相信PD符合标准的并以无振荡的方式打开电源，从而避免吸取比要求更多的功率。因为两类设备都必须协作，所以大电流发生器，PD和PSE设计工程师要从两设备的观点出发考虑设计问题。四对技术（four-pairtechniqu优点是利用了电缆中的所有导线，*大限度地减少了总的电缆阻抗及长电缆所产生的功率损耗。任何利用标准电流的大功率技术也完全接近符合802.3af标准，因为仅仅采用信号对或备用对就能够符合标准的要求。主要缺点是复杂性高，价格昂贵。PSE每一个端口需要两个通道的控制器芯片，将端口密度减少了一半；而PD需要两个通道和附加的电流平衡电路，以确保从每一对线吸取的电流不超过*大值。此外，如果只有信号对具有连续性大电流发生器，四对技术就不管用，正如在一些CA T-3建筑安装中看到那样。
中等功率级别，因为四对线方案的成本昂贵且复杂性高。人们宁愿采用两对大电流技术。只有当PD功率上升到35W以上，四对系统才*为适用。MOS晶体管中的主要泄漏部分是结泄漏、栅极泄漏、栅极感应漏极泄漏、亚阈值导电。当漏极和基底之间或是源极和基底之间的PN结在晶体管处于关断状态下变成负偏压时，会出现结泄漏，此时由于存在反向偏压二极管而出现泄漏电流。当栅极氧化物中存在高电场时，会导致电子隧穿栅极进入基底，并导致栅极泄漏。随着晶体管几何结构的缩小，栅极氧化物厚度也缩小大电流发生器，使它更容易出现隧穿。但是栅极氧化物专用的高K电介质新材料已经设法控制了这种泄漏并使其*小化。
并导致栅极感应漏极泄漏电流时，当栅极至漏极重叠区中的高电场导致带至带隧穿。就会出现栅极感应漏极泄漏。当晶体管处于关断状态时，会出现亚阈值导电；并非真地处于关断状态，但由于微弱的反相而导电。亚阈值导电是导致泄漏电流的主要因素。可把该电流表示为：恰当技术的选择是功率管理工作的主要方面之一。每一次技术进步的目标都是为了改善性能、密度和功耗。典型的新一代技术开发途径是运用恒定电场调整。工艺设计者调整施加的电压和氧化物厚度来保持相同电场。该途径在每个新的技术节点都会使功率降低大约50%但是随着电压的降低大电流发生器，阈值电压也必须降低，来实现该技术的性能目标。遗憾的这种调整会提高亚阈值电流，并因此提高泄漏功率。为了克服这一约束，工艺工程师们对于65nm或更小的工艺不再运用恒定电场调整，而是使用一种更普通的调整形式。
因此每种技术通常会有两个变种。一个变种针对高性能，由于无法立即同时在性能和泄漏方面优化某种技术。另一个针对低泄漏。二者的首要区别是氧化物厚度、电源电压和阈值电压大电流发生器。栅极氧化物较厚的技术变种面向低泄漏设计，并且必须支持更高的电压来实现合理性能。相同方法还适用于存储器设计。存储器在其位单元和外围电路中都可能有高阈值电压器件，并具有反向偏压控制来管理关断状态时的泄漏。把不同的阈值电压器件组合用于位单元和外围电路，这可提供广泛的存储器泄漏控制和多个性能级别。如果降低存储器的电源电压大电流发生器，就会使性能明显下降。因此，存储器一般需要两个电源—一个较高的电压用于位单元大电流发生器系统的谐波，一个较低的电压用于外围电路。

上一篇：大电流发生器的设计技巧
下一篇：大电流发生器增强能效

若网站内容侵犯到您的权益，请通过网站上的联系方式及时联系我们修改或删除