产品 资讯
请输入产品名称
噪声分析仪 纺织检测仪器 Toc分析仪 PT-303红外测温仪 转矩测试仪 继电保护试验仪 定氮仪
首页 产品 专题 品牌 资料 展会 成功案例 网上展会
词多 效果好 就选易搜宝！
首页 >>> 技术文章 >

技术文章

大电流发生器的动态功率
大电流发生器的动态功率
每个触发器都有相应的时钟选择逻辑，虽然时钟速率是固定的有时也可采用低速并行而不是高速串行的方案。上文已提及。时钟切耗占总功耗的很大一部分。任何旨在减少时钟开关动作的措施都有助于降低功耗。由于Actel模块和连线结构具有低功率特片大电流发生器，使用附加逻辑模块来补偿较低时钟速率还是能节省功率的
几乎没有什么时间周期开销。因此大电流发生器芯片选择，采用本方法的*大优势在于CCLK和SCLK工作期间可以改变。设计工程师无需两次考虑改变时钟频率以便满足其代码不同部分的不同性能需求。从设计工程师的角度来看，结果可以线性地节省动态功耗，不会增加任何实现上的成本。
时钟产生单元的另一个特点就是可以被旁路以便允许CLKIN信号直接连接到CCLK这种能力允许在不频繁地工作期间采用很低频率的CCLK以便进一步降低总功耗。
2.灵活的电源管理模式
其显著区别在于不同的处理需求。考虑图4所示的系统，许多应用都包含一组工作模式。其中电池供电的传感器包含一个DSP用作中央处理器。DSP其中某个外围设备可能用于采样周围环境的参数大电流发生器。这种需要极低处理功耗的模式A中，该DSP可能只是读取零星的遥测数据分组。当它已经读取了足够的数据可以调用某种计算的算法时，该DSP随后就进入模式B需要大量处理的计算模式。还有可能同时存在模式C以便在没有传感器信号和不需要处理时提供超低功耗。完全的数字电路测试方法通常能将动态功耗提高到远超出其规范定义的范围。如果功耗足够大，将导致晶圆检测或预老化(pre-burn-in封装测试失效，而这需要花大量的时间和精力去调试。当在角落条件(cornercondit下测试超大规模SoC时这个问题尤其突出，甚至会使生产线上出现不必要的良率损失，并*终减少制造商的毛利。避免测试功耗问题的*佳途径是可测试性设计(DFT过程中结合可感测功率的测试技术。本文将首先介绍动态功耗与测试之间的关系大电流发生器，以说明为何功率管理现在比以往任何时候都迫切；然后介绍两种独特的DFT技术，利用了ATPG技术的优点，以自动生成低功率制造性测试。
测试功率
这意味着各向量都尽可能地提高了失效覆盖率。扫描向量(scanpattern中用于设置和传播目标失效的位被称为关注位(carebit剩余的位则随机填充，扫描ATPG算法的优化可减少向量的数量大电流发生器。以检测关注位无法明确指定的其它失效。各扫描向量中的关注位和随机填充位都会引起逻辑状态的转变，从而对器件的寄生电容进行充放电。这种现象将导致电路在正常工作条件下消耗的动态功率有所增加。功率预算的表示
其动态功耗反映了节点开关活动。因此可认为避免测试引起的功率相关故障的一种有效方法是扫描测试期间充分地减少触发器开关活动，触发器开关活动与节点开关活动高度相关。对制造器件的IR-drop行为进行详细案例研究有利于这种观测。因此功率降低技术的目标是充分减少触发器的开关活动大电流发生器，以便良好的器件能在角落条件下通过所有扫描ATPG测试。注意，无需*小化开关活动，只需将它减至与应用任务模式向量时观察到开关速率相当的水平。
假设将大量任务模式向量应用于一个设计提高效率大电流发生器，为了便于描述。并发现峰值触发器开关活动量为触发器总数的26%如果我产生扫描ATPG向量，并跟踪对应于特定开关速率的向量数字，可能会观察到与图1中灰色分布相似的情况。由于峰值和平均开关速率超过26%因此相对正常器件工作而言扫描测试会增加IR-drop延迟。
如果我采用相关技术降低测试期间的功耗，然而。就能有效地将这种分布向左移。图1中重叠的蓝色低功率分布区，扫描ATPG向量的峰值开关活动没有超过功率预算，因此降低了制造测试**率问题产生的风险。该类器件采用分段式连线资源，其容量是连线的长度，宽度和负载的函数。分段式连线较全长式短，因而电容也较小。分段结构还允许切断未使用连线大电流发生器，进一步减小了电容。当信号需要传输较长距离时，可将多个线段连接在一起，这是通过连线开关完成的由于这类开关是快速且低功耗的因此不会增加功耗与延时。eX以及SX/SX-A 结构采用称为Fastconnet与Directconnect两种**的局部连线资源将逻辑块连接在一起。此外，器件还具有由不同段长度组成的其它连线资源，以备需要较长距离的连线信号连接使用。
低功耗模式引脚
这是降低功耗的又一种手段。能关闭所有的内部电荷泵，eX器件提供一个专用的低功耗引脚。将静态电流降低至几乎为0当然用户必须细心地处理某些边缘效应，这将在下文详细讨论。
细晶粒结构
因而浪费了很多逻辑功能。ActeleXSX/SX-A 系列是细晶粒4输入MUX基本结构上构建的且备有多个控制输入。一个单元能实现多达5个输入的逻辑功能，粗晶粒PLD与FPGA 逻辑的效率比Actel细晶粒逻辑块低。使逻辑映射功能更有效。这种细晶粒结构与大量的且分段的连线资源相结合，有助于在不牺牲性能的前提下降低功耗。减少开关活动量的设计方法
设计周期*初阶段的结构确定影响*大大电流发生器。设计者应统盘考虑时钟门控、总线时分复用、减少毛刺、使用功率低的数据通路元件、减少高开关信号的逻辑电平等。下面叙述某些常用的技巧。减少开关动作可在设计流程中的各个级别加以控制。当然。
时钟门控
即在器件末使用时截断时钟来降低功耗。然而正确地截断时钟十分重要。门控信号与门控逻辑应正确地设计，这是*广泛使用的方法。以消除时钟线上的任何毛刺。再者，门控逻辑会增加时钟的延时，影响建立时间与保持时间。由于抗熔断是一种极快速的技术，引入的延时很小且容易控制。使用时钟门控时，用户应仔细地安置门控逻辑，将时钟网络的延时降低到*小限度。典型的门控逻辑如图3所示。
有时它也能降低功耗。一个例子是前文已提及的时钟门控。时钟大约消耗30%总动态功率。eXSX/SX-A 系列中，防护技巧 虽然并不经常推荐使用异步逻辑。每个序列元件具有连线时钟的时钟选择逻辑、一个硬连时钟（HCLK或常规连线资源大电流发生器的应用前景。对每个已使用的触发器，时钟选择逻辑以时钟速率开关。减少时钟输入开关有助于降低功耗大电流发生器。例如一个异步二进制计数器的功耗仅为同步计数器的一半。当然，异步逻辑会带来诸如竞争状态，保持时间出错的时序问题。因此使用异步逻辑时特别推荐运行极小-极大条件下的时序模拟法。
上一篇：大电流发生器的大量应用
下一篇：大电流发生器函数实现