企业信息
第16年
- 入驻时间： 2009-03-10
- 联系人：陈平
- 电话：0769-23131676
-
联系时，请说明易展网看到的
- Email：110385035@qq.com
联系我们
东莞市众升仪器有限公司
业务部
联系人：陈平
联系电话：0769-23131676
传真号码：0769-23131096
移动电话：15989633801（微信同号）
Email：ZS1717@163.com
QQ：782352024
地址：东莞市莞城街道东城路莞城段33号405室
公司网址：http://www.zhongsheng17.com
文章详情
电快速瞬变脉冲群(EFT)抑制方法
日期：2024-12-22 09:14
浏览次数：1308
摘要：一、电快速瞬变脉冲群特点

电快速瞬变脉冲群EFT是电气和机电设备中常见的一种瞬态干扰，是由继电器、接触器、电动机、变压器等电感器件产生的,是时间很短但幅度很大的电磁干扰，是一连串的脉冲，可以在电路输入端产生累计效应，使干扰电平的幅度*终超过电路的噪声门限，对电路形成干扰。
电快速瞬变脉冲群由大量脉冲组成，具有如下特点：
1) 幅值在100V至数千伏；
2) 脉冲频率在1kHz至1MHz；
3) 单个脉冲的上升沿在纳秒级，脉冲持续时间在几十纳秒至数毫秒；
4) EFT所形成的骚扰信号频谱分补非常宽...
一、电快速瞬变脉冲群特点

电快速瞬变脉冲群EFT是电气和机电设备中常见的一种瞬态干扰，是由继电器、接触器、电动机、变压器等电感器件产生的,是时间很短但幅度很大的电磁干扰，是一连串的脉冲，可以在电路输入端产生累计效应，使干扰电平的幅度*终超过电路的噪声门限，对电路形成干扰。
电快速瞬变脉冲群由大量脉冲组成，具有如下特点：
1) 幅值在100V至数千伏；
2) 脉冲频率在1kHz至1MHz；
3) 单个脉冲的上升沿在纳秒级，脉冲持续时间在几十纳秒至数毫秒；
4) EFT所形成的骚扰信号频谱分补非常宽，数字电路对它比较敏感，易受到干扰。

二、电快速瞬变脉冲群常见抑制方法

1) 减小PCB接地线公共阻抗：增加PCB接地导线的面积，减小电感量成分；
2) 加接EFT电感瞬态干扰抑制网络：在电感元件上并接压敏电阻、阻容电路、二极管、TVS管、背靠连接的稳压二极管等；
3) 电源或信号干扰源输入口，使用滤波器或吸收器等滤波元器件，选用磁珠的内径越小、外径越大、长度越长越好；
4) 电子元器件选择时，选用性能可靠的关键器件；*好做过芯片级的电磁兼容仿真试验，质量可靠的元器件选用可提升对电快速瞬变脉冲信号的抑制能力；
4) PCB布局时，将干扰源远离敏感电路；
5) PCB布线时注意线缆的隔离，强弱电的布线隔离、信号线与功率线的隔离，各类走线要尽量短，
6) 正确使用接地技术，减小环路面积；
7) 安装瞬态干扰吸收器；
8) 软件设计时，考虑避免干扰对系统的影响，软件上应正确检测和处理告警信息，及时恢复产品的状态；
9) I/O信号进出由完全隔离的变压器或光耦连接，更好的实现隔离；
10) 使用高阻抗的共模或差模电感滤波器
11) 使用铁氧体磁环；
12) 在PCB层电源输入位置要做好滤波，通常采用的是大小电容组合，根据实际情况可以酌情再添加上等磁珠来滤除高频信号；13) 组装生产环节中应严把质量关，做好生产工艺流程控制，尽量保证产品质量的一致性，减少因个别产品质量问题带来的测试不合格现象；

三、PCB抗干扰设计

1、电源电路抗干扰设计
1) 变压器及稳压模块应就近安装在交流电源进入系统的地方；
2) 强电输送线绝不能在系统内乱布；
3) 电源供电线应尽量短，板间连接线使用双绞线；
4) 交流输入、功率继电器、电源滤波器、电源变压器等干扰源电路应与系统稳压后的5V、3.3V等布线严格分开并进行有效隔离；
5) 稳压电源输出并接电解电容及0.01uF左右陶瓷电容和二极管；
2、PCB布局抗干扰设计
1) 主控部分和外围设备按各自体系要有明显界限，不能混装，即使系统只有一块印制板，也要分模块设计，模块间做好隔离；
2) 大功率低速电路、模拟电路和数字电路应分开布局，大功率器件应与小信号电路分开，如功率继电器要与主控模块及弱点驱动模块隔离，使相互间的信号耦合*小；
3) 各部件之间引线要尽量短，噪声敏感器件尽量缩短连接的信号线；
4) 发热量大的器件如电源芯片、单片机、RAM等应尽量安排在不影响敏感电路的地方及通风冷却较好的地方，电路板竖直放置时，发热量大的器件应放置在*上边。
5) 晶振与CPU时钟输入端，要相互靠近；
6) 易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如果有可能，应分开做印制电路板；
7) 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰；易受干扰的元器件不能相互靠得太近，输入和输出元器件应尽量远离；
8) 按功能模块对电路板进行分区，把有干扰的电源、接地层和其它功能区与无干扰的或静态的区域分开；每个功能模块分区元器件放置应相互靠近，布线长度*短；
9) DC/DC模块、开关元器件和整流器应尽可能靠近变压器放置；
10) 电磁干扰滤波器要尽可能靠近电磁干扰源，并放在同一块电路板上；
11) 调压元器件和滤波电容器应尽可能靠近整流二极管放置；
12) 印制电路板按频率和电流开关特性分区，噪声元器件和非噪声元器件距离尽量远；
13) 对噪声敏感的布线不要与大电流和高速开关线平行；
14) 连接器、接插件应布置在电路板一侧，尽量避免从两侧引出电缆，减少共模辐射；
3、PCB布线抗干扰设计
1) 电路板的层数根据系统电源网络、强弱信号网络等因素来确定；在电路板层数允许的情况下，可设置独立的电源层和地层；
2) 数字电路和模拟电路要分开接地；数字电路的地可构成闭环以提高抗干扰性能，地平面一般做接地处理，并作为基本电平参考点，地平面屏蔽效果优于电源平面。
3) 元器件布局后，先布地线、电源线、然后布高速信号线；数字电路地线采用网格结构
4) 电源线应尽量靠近地线，减小差模辐射的环路面积，有利于减小电路间干扰；
5) 时钟线与信号线之间用地线隔离，关键信号线之间用地线隔离，减小环路面积，可有效地抑制相邻新号线路之间的耦合；
6) 避免印制电路板导线的不连续性，布线宽度不要突变，防止导线阻抗突变引发信号反射和驻波，布线不要突然拐角，避免直角和锐角布线；
7) 电源线和地线要尽量宽、短、直，以减小阻抗；
8) 时钟信号发生器电路应尽量靠近使用时钟的器件，时钟线要尽量短，晶振外壳要接地，石英晶体及对噪声敏感器件下面不要走线，用地线把时钟区圈起来；
9) 电源线和地线加接去耦电容，尽量加宽电源导线宽度，采用大面积接地；电源输入端跨接100uF左右的电解电容，每个IC处布置一个0.01uF的瓷片电容。去耦电容值的选区可按C=1/f计算，及10MHz取0.1uF，单片机系统一般取0.01uF—0.1uF；
10) 印制板中的接触器、继电器、按钮等元器件，操作时易产生火花放电，采用RC回路来吸收放电电流，一般R取值1—2K，C取值2.2—4.7uF；
11) 单片机等芯片CMOS电路输入阻抗很高，且易受静电感应，对不用的端口通过电阻接地或接正电源；
12) 高速信号布线的过孔孔径尽量小，高速并行线每根信号线的过孔数尽量保持相同；
13) 避免有过长的平行信号线，顶层和底层的布线相互垂直；
14) 数字地与模拟地要完全分开，单点共地；
15) 光耦隔离处把原、副彻底隔离开；
16) 变压器、开关电源，高频器件下面尽量不要走线；

电快速瞬变脉冲群EFT是电气和机电设备中常见的一种瞬态干扰，是由继电器、接触器、电动机、变压器等电感器件产生的,是时间很短但幅度很大的电磁干扰，是一连串的脉冲，可以在电路输入端产生累计效应，使干扰电平的幅度*终超过电路的噪声门限，对电路形成干扰。
电快速瞬变脉冲群由大量脉冲组成，具有如下特点：
1) 幅值在100V至数千伏；
2) 脉冲频率在1kHz至1MHz；
3) 单个脉冲的上升沿在纳秒级，脉冲持续时间在几十纳秒至数毫秒；
4) EFT所形成的骚扰信号频谱分补非常宽，数字电路对它比较敏感，易受到干扰。

二、电快速瞬变脉冲群常见抑制方法

1) 减小PCB接地线公共阻抗：增加PCB接地导线的面积，减小电感量成分；
2) 加接EFT电感瞬态干扰抑制网络：在电感元件上并接压敏电阻、阻容电路、二极管、TVS管、背靠连接的稳压二极管等；
3) 电源或信号干扰源输入口，使用滤波器或吸收器等滤波元器件，选用磁珠的内径越小、外径越大、长度越长越好；
4) 电子元器件选择时，选用性能可靠的关键器件；*好做过芯片级的电磁兼容仿真试验，质量可靠的元器件选用可提升对电快速瞬变脉冲信号的抑制能力；
4) PCB布局时，将干扰源远离敏感电路；
5) PCB布线时注意线缆的隔离，强弱电的布线隔离、信号线与功率线的隔离，各类走线要尽量短，
6) 正确使用接地技术，减小环路面积；
7) 安装瞬态干扰吸收器；
8) 软件设计时，考虑避免干扰对系统的影响，软件上应正确检测和处理告警信息，及时恢复产品的状态；
9) I/O信号进出由完全隔离的变压器或光耦连接，更好的实现隔离；
10) 使用高阻抗的共模或差模电感滤波器
11) 使用铁氧体磁环；
12) 在PCB层电源输入位置要做好滤波，通常采用的是大小电容组合，根据实际情况可以酌情再添加上等磁珠来滤除高频信号；13) 组装生产环节中应严把质量关，做好生产工艺流程控制，尽量保证产品质量的一致性，减少因个别产品质量问题带来的测试不合格现象；

三、PCB抗干扰设计

1、电源电路抗干扰设计
1) 变压器及稳压模块应就近安装在交流电源进入系统的地方；
2) 强电输送线绝不能在系统内乱布；
3) 电源供电线应尽量短，板间连接线使用双绞线；
4) 交流输入、功率继电器、电源滤波器、电源变压器等干扰源电路应与系统稳压后的5V、3.3V等布线严格分开并进行有效隔离；
5) 稳压电源输出并接电解电容及0.01uF左右陶瓷电容和二极管；
2、PCB布局抗干扰设计
1) 主控部分和外围设备按各自体系要有明显界限，不能混装，即使系统只有一块印制板，也要分模块设计，模块间做好隔离；
2) 大功率低速电路、模拟电路和数字电路应分开布局，大功率器件应与小信号电路分开，如功率继电器要与主控模块及弱点驱动模块隔离，使相互间的信号耦合*小；
3) 各部件之间引线要尽量短，噪声敏感器件尽量缩短连接的信号线；
4) 发热量大的器件如电源芯片、单片机、RAM等应尽量安排在不影响敏感电路的地方及通风冷却较好的地方，电路板竖直放置时，发热量大的器件应放置在*上边。
5) 晶振与CPU时钟输入端，要相互靠近；
6) 易产生噪声的器件、小电流电路、大电流电路等应尽量远离逻辑电路，如果有可能，应分开做印制电路板；
7) 尽可能缩短高频元器件之间的连线，设法减少它们的分布参数和相互间的电磁干扰；易受干扰的元器件不能相互靠得太近，输入和输出元器件应尽量远离；
8) 按功能模块对电路板进行分区，把有干扰的电源、接地层和其它功能区与无干扰的或静态的区域分开；每个功能模块分区元器件放置应相互靠近，布线长度*短；
9) DC/DC模块、开关元器件和整流器应尽可能靠近变压器放置；
10) 电磁干扰滤波器要尽可能靠近电磁干扰源，并放在同一块电路板上；
11) 调压元器件和滤波电容器应尽可能靠近整流二极管放置；
12) 印制电路板按频率和电流开关特性分区，噪声元器件和非噪声元器件距离尽量远；
13) 对噪声敏感的布线不要与大电流和高速开关线平行；
14) 连接器、接插件应布置在电路板一侧，尽量避免从两侧引出电缆，减少共模辐射；
3、PCB布线抗干扰设计
1) 电路板的层数根据系统电源网络、强弱信号网络等因素来确定；在电路板层数允许的情况下，可设置独立的电源层和地层；
2) 数字电路和模拟电路要分开接地；数字电路的地可构成闭环以提高抗干扰性能，地平面一般做接地处理，并作为基本电平参考点，地平面屏蔽效果优于电源平面。
3) 元器件布局后，先布地线、电源线、然后布高速信号线；数字电路地线采用网格结构
4) 电源线应尽量靠近地线，减小差模辐射的环路面积，有利于减小电路间干扰；
5) 时钟线与信号线之间用地线隔离，关键信号线之间用地线隔离，减小环路面积，可有效地抑制相邻新号线路之间的耦合；
6) 避免印制电路板导线的不连续性，布线宽度不要突变，防止导线阻抗突变引发信号反射和驻波，布线不要突然拐角，避免直角和锐角布线；
7) 电源线和地线要尽量宽、短、直，以减小阻抗；
8) 时钟信号发生器电路应尽量靠近使用时钟的器件，时钟线要尽量短，晶振外壳要接地，石英晶体及对噪声敏感器件下面不要走线，用地线把时钟区圈起来；
9) 电源线和地线加接去耦电容，尽量加宽电源导线宽度，采用大面积接地；电源输入端跨接100uF左右的电解电容，每个IC处布置一个0.01uF的瓷片电容。去耦电容值的选区可按C=1/f计算，及10MHz取0.1uF，单片机系统一般取0.01uF—0.1uF；
10) 印制板中的接触器、继电器、按钮等元器件，操作时易产生火花放电，采用RC回路来吸收放电电流，一般R取值1—2K，C取值2.2—4.7uF；
11) 单片机等芯片CMOS电路输入阻抗很高，且易受静电感应，对不用的端口通过电阻接地或接正电源；
12) 高速信号布线的过孔孔径尽量小，高速并行线每根信号线的过孔数尽量保持相同；
13) 避免有过长的平行信号线，顶层和底层的布线相互垂直；
14) 数字地与模拟地要完全分开，单点共地；
15) 光耦隔离处把原、副彻底隔离开；
16) 变压器、开关电源，高频器件下面尽量不要走线；
