6、EMI 屏蔽

屏蔽和滤波可以将 EMI 的影响降至*低。一些屏蔽和过滤选项包括：

• 组件和电路板屏蔽

物理屏蔽是封装整个或部分电路板的金属封装。目标是防止 EMI 进入电路板的电路，具体方法因 EMI 来源而异。

对于来自系统内部的 EMI，组件屏蔽可用于封装产生 EMI 的特定组件，从而连接到地，减小天线环路尺寸并吸收 EMI。其他屏蔽可能会包裹整个电路板，以防止来自外部来源的 EMI。

例如，法拉第笼是一种厚厚的保护外壳，旨在阻挡射频波。这些设备通常由金属或导电泡沫制成。

• 低通滤波

有时，PCB 可以包括低通滤波器以消除组件中的高频噪声。这些滤波器抑制来自这些部分的噪声，允许电流在返回路径上继续而不受干扰。

• 电缆屏蔽

传输模拟和数字电流的电缆会产生*多的 EMI 问题，屏蔽这些电缆并将它们前后接地有助于消除 EMI 干扰。

7、跟踪路由

• 对输出相同但方向相反的电流信号进行并联布局，以消除磁干扰。

• 应*大限度地减少印刷引线的不连续性。例如，引线宽度不应突然变化，引线角超过 90°。

• EMI 大多由时钟信号线产生，在走线过程中时钟信号线应靠近接地回路。

• 当涉及远离 PCB 的电线时，应将驱动器放置在连接器旁边。

• 由于时钟引线、行驱动器或总线驱动器的信号线通常承载较大的瞬态电流，因此印刷引线应尽可能短。对于分立元件，印刷引线宽度可以达到大约 1.5mm。然而，对于 IC，印刷引线的宽度应在 0.2mm 至 1.0mm 之间。

• 避免在热器件周围或大电流流过的引线周围使用大面积铜箔，否则产品长时间处于热环境中可能会导致铜箔膨胀或掉落等问题。如果必须使用大面积的铜箔，*好利用栅格，这样有利于消除铜箔与基板热粘合产生的逸出气体。

• 焊盘中心的过孔孔径应适当大于元件引脚的孔径。如果焊盘太大，往往会产生干焊。

8、路由设计

为了*大限度地减少辐射干扰，应选择多层 PCB，内层定义为电源层和接地层，以降低电源电路阻抗，并在信号线产生均匀接地层的情况下阻止公共阻抗噪声。它通过改善信号线和接地层之间的分布电容，在阻止辐射方面发挥着关键作用。

• 电源线、地线和电路板上的走线对高频信号应保持低阻抗。当频率保持如此高时，电源线、接地线和电路板走线都成为负责接收和发射干扰的小天线。为了克服这种干扰，与增加滤波电容相比，降低电源线、地线和电路板走线所具有的高频阻抗更为重要。因此，电路板上的走线应短而粗且排列均匀。

• 电源线、地线和印刷走线应适当布置，使其短而直，以尽量减少信号线和返回线形成的环路面积。

• 时钟发生器应尽可能靠近时钟设备。

• 石英晶体振荡器的外壳应接地。

• 时钟域应由接地线环绕，时钟线应尽可能短。

• 电路板应采用45°而不是90°的折线，以减少高频信号的传输和耦合。

• 单层PCB和双层PCB应采用单点接电源和单点接地。电源线和接地线都应尽可能粗。

• I/O 驱动电路应靠近电路板边缘的连接器。

• 关键线要尽量粗，两边要加保护地，高速线路应短而直。

• 组件引脚应尽可能短，这尤其适用于去耦电容器，使用无引脚的安装电容。

• 对于 A/D 元件，数字部分和模拟部分的地线不能交叉。

• 时钟、总线和芯片选择信号应远离 I/O 线和连接器。

• 模拟电压输入线、参考电压端应远离数字电路信号线，尤其是时钟。

• 当时钟线与 I/O 线垂直时，干扰比与 I/O 线平行时更小。此外，时钟组件引脚应远离 I/O 电缆。

• 不应在石英晶体或对噪声敏感的设备下进行跟踪。

• 切勿在弱信号电路或低频电路周围产生电流回路。

• 任何信号都不应该产生循环。如果必须安排一个循环，它应该尽可能小。

9、去藕和接地

• 解耦设计

由电感和电容组成的低通滤波器能够滤除高频干扰信号。线路上的寄生电感会使供电速度变慢，从而使驱动器件的输出电流下降。

去耦电容的适当放置和电感电容储能功能的应用，使得在开关的瞬间为器件提供电流成为可能。在直流回路中，负载变化会引起电源噪声。去耦电容配置可以阻止由于负载变化而产生的噪声。

• 接地设计

对于电子设备，接地是控制干扰的关键方法。如果接地与屏蔽措施正确结合，大部分干扰问题都会得到解决。